Definisanje projekta

Uvod

Uredaj, koji je projektovan, služi za obradu PAL signala. Uredaj je namenjen realizaciji u Xilinx Spartan II FPGA tehnologiji.

Uredaj je namenjen za povezivanje sa durgim uredajima, kako bi zajedno imali za cilj obradu silke umetanjem jedne slike u drugu.

Za projektovani uredaj razvijen je stukturni opis u jeziku VHDL. Na osnovu ovog koda izvršena je sinteza hardvera. Strukturni opis, kakav je ovde uraden može se koristiti i u simulaciji nekog drugog uredaja koji sa ovim uredajem treba da komunicira ili ga koristi u svom strukturnom opisu.

Ciljevi projekta

Projektovani uredaj ima zadatak da pomogne u obradi slike predstavljene signalom po standardu ITU-R BT 601 . Na ulaze uredaja se dovodi signal ovog formata i signal takta od 27 MHz. Na izlazima treba se dobiti broj linije, koja se trenutno iscrtava, broj tekuceg piksela, kao i imformacija o tome da li se nalazimo u oblasti Horizontal Blanking Interval -a (HBI) , Vertical Blanking Interval-a (VBI), parne ili neparne slike kao i to da li je trenutno na ulazu vrednost luma -e (Y) ili boje (C).

Projekat je raden u okviru predmeta Racunarski VLSI sistemi i nema neku komercijalnu namenu.