Opis dizajna
Zabeleške uz dizajn
Pri projektovanju uredaja uzeta je u obzir pretpostavka da na ulaz uredaja sinhrono, što znaci u gotovo istom trenutku dolaze signali Video_in i Clock.
Vremenski dijagrami
Na pocetku rada uredaja, dakle dok on ne uhvati sinhronizaciju, na izlazima uredaja su sledece vrednosti
• line_number = 000h
• pixel _ number = 3FFh
• y_c = 1
• field = 1
• v = 1
• h = 1
Na sledecoj slici se može videti kako izgleda vremenski dijadram na pocetku
|
Slika 3 – Vremenski dijagram izlaza na pocetku |
Kada uredaj pronade kombinaciju 3FF, 0, 0, XZY interni signal jeste postane jednaj jedinici.
|
Slika 4 – Signal jeste=1 |
Kada se ustanovi prelazak sa parne poluslike na neparnu signal IN_SYNC dobije vrednost jedan.
|
Slika 5 – Signal IN_SYNC=1 |
U tom taktu, dakle kada IN_SYNC postane jedan krece brojanje linija i piksela, kao i ažuriranje vrednosti signala field, f, v i y_c.
|
Slika 6 – Pocelo brojanje |
Ukoliko naide signal Reset, koji može doci i asinhrono, celo kolo se resetuje i vraca na pocetno stanje.
|
Slika 7 – Stigao Reset |
Takode, ukoliko naide pogrešan paket XYZ signal err ce postati jedinica, a kolo ce se resetovati kao i u predhodnom slucaju.
|
Slika 8 – Greška u XYZ |
Konacni automati
Prepoznavanje sekvence 3FF, 0, 0, XYZ vrši se u celini Uhvati.vhd pomocu konacnog automata prikazanog na sledocoj slici. U samom kodu Uhvati.vhd dati su uslovi prelaska iz stanja u stanje
.
|
Slika 9 – Konacni automat u Uhvati.vhd |
U celini Pratilica.vhd postoji konacni automat, koji služi da se prepozna pocetak novog frejma u slucaju kada još uvek nije uspostavljena sinhronizacija. Na sledecoj slici je prokazan taj automat, a uslovi prelaska postoje u samom fajlu Pratilica.vhd
|
Slika 10 – Konacni automat u Pratilica.vhd |
Najsloženiji konacni automat u projektu konstruisan je u celini Brojalica.vhd. Ovaj automat prepoznaje pocetak novog frejma, prelazak u novu liniju (EAV i SAV), broji piksele i linije, a vodi racuna i o signali Y_C. Stanja su data na slici, a uslovi perlaska se mogu videti iz koda fajla Brojalica.vhd.
|
Slika 11 – Konacni automat u Brojalica.vhd |
Kašnjenje
Uredaj ima ukupno kašnjenje od Cetiri takta. Tri takta mora da kasni jer on ne zna da li su mu na ulaze stigli SAV ili EAV ili je to deo signala, dokle god mu ne dodu sve cetiri desetobitne vrednosti: 3FF, 0, 0, XYZ. Još jedan takt uredaj kasni zbog toga što mora da »raspakuje« XYZ da bi znao vrednosti za f,h i v.